Testentwicklung für Chips, Chiplets und Systeme

Halbleiterbauelemente sind in der digitalen Welt unverzichtbar und bilden die Grundlage vieler technischer Geräte. Mit der steigenden Leistungsfähigkeit nehmen die Herausforderungen durch komplexere und kleinere Designs zu. Um die korrekte Funktionalität der Bauelemente während der Entwicklung und in der Serienproduktion sicherzustellen, sind elektrische Verifikationen und umfassende Charakterisierungen unter variierenden Randbedingungen unerlässlich.

Ein entscheidender Aspekt ist hierbei die Testbarkeit der Bauelemente, die durch gezielte Design-Maßnahmen (Design for Testability) gewährleistet wird. Der Schlüssel zum Erfolg liegt in einer engen Zusammenarbeit zwischen Schaltungsdesign und Test Engineering.

Prof. Rainer Holmer von der OTH Regensburg ergänzt das Forschungsportfolio des Fraunhofer EMFT im Bereich der Testentwicklung für Chips und Systeme. Die Forschungsaktivitäten fokussieren sich auf die Entwicklung neuer Technologien und Lösungen für Halbleitertests. Dazu gehören die parametrische und funktionale Verifikation, Charakterisierung, Qualifikation sowie der produktive Test von diskreten Halbleiterbauelementen und integrierten Schaltungen auf Wafer- und Bausteinebene. Weitere Schwerpunkte sind Design for Testability, Testentwicklung, Testoptimierung (insbesondere hinsichtlich Testzeit und Testkosten) sowie Testautomatisierung.

Perspektivisch soll zudem im Rahmen der APECS-Pilotlinie eine umfassende Teststrategie für die Post-Silizium-Verifizierung – der Überprüfung und Validierung von Halbleiterdesigns nach der Herstellung der Siliziumchips – , die Charakterisierung und produktive Prüfung von Chiplet-Systemen und 2.5/3D-hybrid integrierten Systemen entwickelt und auf einem professionellen Testsystem implementiert werden.

Sie wollen mehr über unsere Möglichkeiten zur Testentwicklung, Verifikation und Charakterisierung von Chiplets, Chips und Systemen erfahren?

Dann nehmen Sie mit uns Kontakt auf!