Fraunhofer-Institut für Elektronische Mikrosysteme und Festkörper-Technologien EMFTZukünftige mikroelektronische Systeme müssen immer leistungsfähiger und effizienter werden – Anforderungen, die selbst moderne "System-on-Chip"(SoC)-Lösungen an ihre Grenzen bringen. Die Antwort darauf sind die sogenannten Chiplets: Statt einen einzigen großen Halbleiterchip herzustellen, wird der Schaltkreis in mehrere kleinere, spezialisierte Einheiten – den Chiplets – aufgeteilt. Diese werden anschließend zu einem hochintegrierten, oft dreidimensionalen System zusammengesetzt. So entstehen besonders leistungsfähige und flexible Mikroelektronik-Lösungen für die Anforderungen von morgen.
Chiplets für den Technologiesprung in der Systemintegration
Wafer Prober zur Charakterisierung eines Siliziumwafers
Chiplets: Modularität für maximale Effizienz
Chiplets sind spezialisierte Bausteine, die gezielt für einzelne Aufgaben wie Datenverarbeitung, I/O, Sensorik, Signalverarbeitung oder Speicher entwickelt werden. Für bestimmte Funktionen – etwa RADAR, optische Systeme oder Sensorik – können jeweils optimal geeignete Halbleitertechnologien und Strukturgrößen zum Einsatz kommen. Wie in einem Baukastensystem lassen sich Chiplets zu leistungsfähigen, anwendungsspezifischen Mikrosystemen kombinieren.
Chiplets versprechen zahlreiche Vorteile: höhere Leistung und Effizienz, geringerer Energieverbrauch sowie reduzierte Kosten für alle Beteiligten entlang der mikroelektronischen Wertschöpfungskette.
Vorteile in der Anwendung
Chiplets ermöglichen eine schnelle Verarbeitung großer Datenmengen und hohe Datenübertragungsraten – ideal für datenintensive Anwendungen in Bereichen wie High-Performance-Computing, Kommunikation, Automobil oder Medizintechnik. Die modulare Bauweise beschleunigt Produktentwicklungen, reduziert Kosten und verkürzt die Markteinführungszeit.
Vorteile für die Halbleiterindustrie
Durch die geringere Komplexität und Größe der Chiplets sinkt die Fehlerquote, was die Ausbeute erhöht und die Fertigungskosten senkt. Die Wiederverwendbarkeit der Bausteine über verschiedene Anwendungen hinweg ermöglicht eine skalierbare Produktion und schnellere Amortisation.
Beitrag zur Nachhaltigkeit
Chiplets steigern die Ressourceneffizienz, da weniger kritische Rohstoffe benötigt und Energieverluste durch Miniaturisierung und geringere Wärmeentwicklung reduziert werden.
Impulse für die Wissenschaft
Die vielfältigen technologischen Umsetzungsoptionen eröffnen neue Innovationsfelder in der Mikroelektronik und ermöglichen eine schnelle Anpassung an dynamische Marktanforderungen. Ein offenes, modulares Ökosystem fördert zudem die Zusammenarbeit über Branchengrenzen hinweg.
Chiplets als Innovationstreiber der Mikroelektronik
Trotz vieler Zukunftschancen stellen Chiplets – wie jede potenziell disruptive Innovation – auch die Systemintegration vor neue Herausforderungen. Mit interdisziplinärem Know-how entwickelt das Fraunhofer EMFT gezielt neue Ansätze, um diese zu meistern.
Der Designprozess von Chiplets
Die gestiegene Komplexität im Design von Chiplets erfordert spezialisierte Werkzeuge und Methoden – sowohl zur Optimierung der einzelnen Chiplets als auch für ein reibungsloses Zusammenspiel der Bausteine. Da diese neuen Systeme sehr heterogen und modular aufgebaut sind, sind schnelle und flexible Designprozesse wichtig.
Das Fraunhofer EMFT entwickelt IPs und Chiplets für zentrale Funktionen wie Spannungsreferenzen, hochauflösende mehrkanalige ADCs, HF-Systeme und Power-Management für MEMS-Ansteuerungen. Im Rahmen der APECS-Pilotlinie arbeitet das Circuit Designteam zudem an der Vereinfachung des Entwicklungsprozesses chipletbasierter Systeme – unter anderem durch standardisierte Basisbausteine und Methoden zur effizienten Chiplet-Auswahl und -Integration.
Fortschrittliche Substrate für modulare Chiplet-Architekturen
Eine zuverlässige Integration und Verbindung der einzelnen Chiplets ist essenziell für die Realisierung leistungsfähiger, modularer Chiplet-Architekturen. Die Bausteine lassen sich je nach Anforderung seitlich nebeneinander (2,5D) oder in gestapelter Form (3D) auf speziellen Substraten wie Silizium, Glas oder flexiblen Polymeren kombinieren. Diese heterogene Integration unterschiedlicher Materialien und Technologieknoten stellt hohe Anforderungen an Design, Fertigung und Systemzuverlässigkeit.
Das Fraunhofer EMFT bringt langjährige Expertise in der 2,5D- und 3D-Integration sowie in der präzisen Assemblierung von Chiplets auf verschiedenen Interposer-Materialien ein. Dazu zählen hochauflösende Strukturierung auf flexiblen Substraten, Chip-to-Foil-Montage und die Entwicklung geeigneter Verbindungstechnologien für dichte Verdrahtung. Im Rahmen der APECS-Pilotlinie arbeitet das EMFT gezielt an Methoden zur Assemblierung mehrlagiger, heterogener Chiplet-Systeme auf Substraten wie RF-Glass oder Flex-Polymer – als Grundlage für zukunftsfähige, anwendungsspezifische Chiplet-Architekturen.
Zuverlässigkeit im Fokus: Neue Ansätze zur Chiplet-Charakterisierung
Um einzelne Chiplets zu einem funktionalen System zu kombinieren, sind zahlreiche hochdichte, hochbandbreitige Verbindungen erforderlich, um unterschiedliche passive und aktive Bauelemente aus verschiedenen Materialien und mit unterschiedlichen Funktionen und Technologien miteinander zu verbinden. Diese hohe Komplexität und Heterogenität führt zwangsläufig zu neuen und vermehrten Degradationsmechanismen und Ausfallursachen. Gleichzeitig gewinnen EMV- und EMI-Themen an Bedeutung, was insbesondere auf steigende Frequenzen und die sinkende Störfestigkeit moderner Komponenten und Systeme zurückzuführen ist.
Die Forschenden am Fraunhofer EMFT verfügen über umfassende Erfahrung in der Analyse und Test elektronischer Bauteile und Systeme. Dank einer modernen Infrastruktur für hochpräzise Messungen und die detaillierte Charakterisierung integrierter Schaltungen können sie selbst komplexe Systemarchitekturen zuverlässig bewerten. Im Rahmen der APECS-Pilotlinie entwickelt das Team neue Verfahren zur Testung und Charakterisierung, beispielsweise für ESD-Belastungen und die Schadensanalyse dreidimensionaler Systemstrukturen. Das Ziel besteht darin, die Zuverlässigkeit, Verfügbarkeit und Wartungsfähigkeit (RAS) nicht nur einzelner Chiplets, sondern des gesamten integrierten Systems sicherzustellen.