Der Designprozess von Chiplets
Die gestiegene Kompelxität im Design von Chiplets erfordert spezialisierte Werkzeuge und Methoden – sowohl zur Optimierung der einzelnen Chiplets als auch für ein reibungsloses Zusammenspiel der Bausteine. Da diese neuen Systeme sehr heterogen und modular aufgebaut sind, sind schnelle und flexible Designprozesse wichtig.
Das Fraunhofer EMFT entwickelt IPs und Chiplets für zentrale Funktionen wie Spannungsreferenzen, hochauflösende mehrkanalige ADCs, HF-Systeme und Power-Management für MEMS-Ansteuerungen. Im Rahmen der APECS-Pilotlinie arbeitet das Circuit Designteam zudem an der Vereinfachung des Entwicklungsprozesses chipletbasierter Systeme – unter anderem durch standardisierte Basisbausteine und Methoden zur effizienten Chiplet-Auswahl und -Integration.
Fortschrittliche Substrate für modulare Chiplet-Architekturen
Eine zuverlässige Integration und Verbindung der einzelnen Chiplets ist essenziell für die Realisierung leistungsfähiger, modularer Chiplet-Architekturen. Die Bausteine lassen sich je nach Anforderung seitlich nebeneinander (2,5D) oder in gestapelter Form (3D) auf speziellen Substraten wie Silizium, Glas oder flexiblen Polymeren kombinieren. Diese heterogene Integration unterschiedlicher Materialien und Technologieknoten stellt hohe Anforderungen an Design, Fertigung und Systemzuverlässigkeit.
Das Fraunhofer EMFT bringt langjährige Expertise in der 2,5D- und 3D-Integration sowie in der präzisen Assemblierung von Chiplets auf verschiedenen Interposer-Materialien ein. Dazu zählen hochauflösende Strukturierung auf flexiblen Substraten, Chip-to-Foil-Montage und die Entwicklung geeigneter Verbindungstechnologien für dichte Verdrahtung. Im Rahmen der APECS-Pilotlinie arbeitet das EMFT gezielt an Methoden zur Assemblierung mehrlagiger, heterogener Chiplet-Systeme auf Substraten wie RF-Glass oder Flex-Polymer – als Grundlage für zukunftsfähige, anwendungsspezifische Chiplet-Architekturen.
Zuverlässigkeit im Fokus: Neue Ansätze zur Chiplet-Charakterisierung
Um einzelne Chiplets zu einem funktionalen System zu kombinieren, sind zahlreiche hochdichte, hochbandbreitige Verbindungen erforderlich, um unterschiedliche passive und aktive Bauelemente aus verschiedenen Materialien und mit unterschiedlichen Funktionen und Technologien miteinander zu verbinden. Diese hohe Komplexität und Heterogenität führt zwangsläufig zu neuen und vermehrten Degradationsmechanismen und Ausfallursachen. Gleichzeitig gewinnen EMV- und EMI-Themen an Bedeutung, was insbesondere auf steigende Frequenzen und die sinkende Störfestigkeit moderner Komponenten und Systeme zurückzuführen ist.
Die Forschenden am Fraunhofer EMFT verfügen über umfassende Erfahrung in der Analyse und Test elektronischer Bauteile und Systeme. Dank einer modernen Infrastruktur für hochpräzise Messungen und die detaillierte Charakterisierung integrierter Schaltungen können sie selbst komplexe Systemarchitekturen zuverlässig bewerten. Im Rahmen der APECS-Pilotlinie entwickelt das Team neue Verfahren zur Testung und Charakterisierung, beispielsweise für ESD-Belastungen und die Schadensanalyse dreidimensionaler Systemstrukturen. Das Ziel besteht darin, die Zuverlässigkeit, Verfügbarkeit und Wartungsfähigkeit (RAS) nicht nur einzelner Chiplets, sondern des gesamten integrierten Systems sicherzustellen.