Silizium Halbleitertechnologien

Die Forscherinnen und Forscher des Fraunhofer EMFT besitzen langjährige Erfahrung in Silizium Halbleitertechnologien. Das Institut verfügt über einen eigenen CMOS Reinraum zur Bearbeitung von Siliziumwafern und entwickelt Einzelprozesse und daraus resultierende Prozessfolgen für Mikrosysteme und Halbleiterbauteile. Bearbeitung von nicht CMOS-kompatiblen Wafern ist in einer eigenen MEMS-Linie möglich. Zur Charakterisierung von Siliziumwafern steht eine umfangreiche Messinfrastruktur zur Verfügung. Eine Kernkompetenz des Fraunhofer EMFT ist die Entwicklung von hochempfindlichen, rauscharmen Halbleiterkomponenten zum Nachweis kleinster Signale, die für anwendungsspezifische Nutzung angepasst werden können.

Zertifizierung DIN EN ISO 9001

Fraunhofer EMFT ist DIN EN ISO 9001 zertifiziert. Dies bedeutet, dass die Arbeitsabläufe und Verfahren in unserem Halbleiterreinraum klar definiert und geregelt sind, was die Qualität der Bearbeitung und Ergebnisse in unserem Forschungsbetrieb sichert.

Für nachhaltige Qualitätssicherung müssen alle Teile unseres Instituts reibungslos ineinandergreifen. Deshalb arbeiten wir permanent an der weiteren Optimierung unserer internen Prozesse.

Bauelemente

 

Rauscharme JFET

Die am Fraunhofer EMFT entwickelten rauscharmen JFET-Transistoren ermöglichen die Herstellung extrem rauscharmer Verstärker. Damit bieten sie großes Optimierungspotenzial für Bereiche wie Materialanalyse, Recycling oder Sicherheitsanwendungen.

 

Rauscharme Dioden

Das Fraunhofer EMFT hat qualitativ hochwertige, rauscharme Dioden mit variabler Kapazität entwickelt. Dank eines optimierten Herstellungsprozesses eignen sich die Dioden für High-End-Anwendungen wie Oszillatoren mit variabler Kapazität bei GHz-Frequenzen. 

Prozesse und Technologien

 

Prozessentwicklung für Mikrosysteme und Halbleiterbauteile

Um Mikrosysteme und Halbleiterbauteile zu realisieren sind komplexe Technologien und Prozesse zur Entwicklung von winzigen Strukturen im Mikro- und Nanometerbereich nötig. 

Maßgeschneidert zu der jeweiligen Anwendung entwickelt Fraunhofer EMFT Prozessfolgen für CMOS und MEMS und setzt diese im eigenen Reinraum bis zur Pilotproduktion um. 

 

Waferbasierte Herstellungsverfahren von supraleitenden Qubits

Die supraleitende Qubit-Architektur ist einer der führenden Kandidaten für die Realisierung von universell einsetzbaren Quantencomputern.

Ziel des Fraunhofer EMFT ist es, durch die Entwicklung von Foundry-ähnlichen Herstellungsprozessen eine Skalierbarkeit von supraleitenden Qubits über 1000 Qubits hinaus zu ermöglichen.

 

3D-Integration von Halbleiterbauelementen

Heterogene 3D-Integration ist eine Schlüsseltechnologie, um miniaturisierte, multifunktionale und leistungsfähige mikroelektronische Bauteile und Sensorsysteme durch vertikale Integration der Teilsysteme zu realisieren. 

 

CMOS-Linie

Der Fraunhofer EMFT 200 mm CMOS Reinraum ermöglicht eine CMOS-kompatible Bearbeitung von Siliziumwafern bis 0,34 µm Strukturauflösung. Es werden darüber hinaus Sensoren, Aktoren, Spezialbauelemente und Schaltungen entwickelt und prozessiert. Ergänzend können Layouts erstellt werden und es ist eine umfangreiche Prozesscharakterisierung vorhanden.

 

MEMS-Linie

Der Reinraum des Fraunhofer EMFT bietet modernste Technologien für die Fertigung von Mikroelektromechanischen Systemen (MEMS).

MEMS-Prozesse ermöglichen die Integration von mechanischen Komponenten mit Mikroelektronik auf Siliziumchips. Solche miniaturisierten Systeme kommen in verschiedensten Anwendungsgebieten zum Einsatz, z.B. für Sensorik, Aktorik und Mikrofluidik.

frame-ancestors 'self' https://*.wiredminds.de;