Fraunhofer-Institut für Elektronische Mikrosysteme und Festkörper-Technologien EMFTUltradünn, biegsam und skalierbar gefertigt: Im Projekt CFP entwickeln das Fraunhofer EMFT, das Fraunhofer IZM und die Yamagata University neuartige Chip-Foliengehäuse für flexible Elektronik. Gemeinsam erarbeiten sie Materialien, Verbindungstechniken und eine durchgängige Prozesskette, um elektronische Funktionen zuverlässig in weiche, gekrümmte oder flexible Oberflächen zu integrieren. Ziel sind weniger als 150 Mikrometer dünne Chip Foil Packages, die sich ressourceneffizient in großen Stückzahlen fertigen und in Medizin, Industrie, Mobilität und weiteren Anwendungsfeldern einsetzen lassen.
Chip Packaging für flexible Elektronik
ICON-Projekt CFP: Ultradünne Chip-Foliengehäuse unter 150 µm
Beispiel eines Chip Foil Packages. Im Projekt CFP werden neue Verfahren für die Herstellung ultradünner, flexibler Chipgehäuse entwickelt.
Warum herkömmliche Chipgehäuse an Grenzen stoßen
Flexible Elektronik eröffnet neue Möglichkeiten für Anwendungen, die von dünnen und biegbaren Formfaktoren profitieren, beispielsweise komfortable Sensorpflaster und Wearables, intelligente Verpackungen, Robotik, Mensch-Maschine-Schnittstellen sowie Sensorlösungen für Medizin, Industrie und Mobilität. Eine zentrale Voraussetzung dafür sind elektronische Komponenten, die sich zuverlässig in flexible, weiche oder gekrümmte Oberflächen integrieren lassen.
Herkömmliche Chipgehäuse sind jedoch meist starr, zu dick oder nur mithilfe aufwendiger Packaging-Verfahren herstellbar. Für flexible Anwendungen fehlen bislang durchgängige Fertigungsprozesse sowie Materialien und Verbindungstechniken, die wiederholtem Biegen, Feuchtigkeit und Temperaturschwankungen dauerhaft standhalten.
Vom Material bis zur Zuverlässigkeitsprüfung
Im Projekt CFP entwickeln die Partner deshalb ultradünne, biegbare Chip-Foliengehäuse – sogenannte Chip Foil Packages. Dafür bauen sie eine belastbare Prozesskette auf und erproben alle wesentlichen Schritte: die Integration ultradünner Chips, die Herstellung hochauflösender Leiterstrukturen, die Verkapselung sowie die Prüfung der Zuverlässigkeit.
Die beteiligten Institutionen bündeln dafür komplementäre Kompetenzen: Die Yamagata University trägt nachhaltige Druckmaterialien, leitfähige Tinten und flexible Sensorsysteme bei. Das Fraunhofer IZM verantwortet insbesondere die Verkapselung, die Zuverlässigkeitsbewertung und Nachhaltigkeitsanalysen. Das Fraunhofer EMFT bringt seine europaweit einzigartige Rolle-zu-Rolle-Pilotlinie für hybride flexible Elektronik ein. Dort entstehen hochauflösende Leiterstrukturen, Verfahren für die Montage ultradünner Chips und Prozesse für die skalierbare Fertigung im Chip Packaging.
Skalierbare Fertigung für den industriellen Transfer
Die Chip Foil Packages sollen weniger als 150 Mikrometer dick sein und elektronische Funktionen auch unter anspruchsvollen Bedingungen dauerhaft schützen. Mithilfe einer skalierbaren Rolle-zu-Rolle-Fertigung sollen sie zudem kostengünstiger, ressourceneffizienter und in größeren Stückzahlen produziert werden können. So schafft CFP die Grundlage für den Transfer in industrielle Anwendungen und für neue flexible Elektronikprodukte
Das Vorhaben wird durch das Fraunhofer-interne Programm ICON gefördert.