Fraunhofer-Institut für Elektronische Mikrosysteme und Festkörper-Technologien EMFTDas Projekt SmartMan zielt darauf ab, die Halbleiterverpackungsproduktion intelligent und nachhaltig zu gestalten, um fehlerfreie und ressourcenschonende Elektronik herzustellen. Im Fokus steht der Einsatz neuer, onlinefähiger Analysemodule, die gezielt auf Produktionsfehler reagieren.
Auf dem Weg zu fehlerfreier Halbleiterfertigung: Projekt SmartMan
Labor zur Bewertung der Leistungsfähigkeit von Gasmessverfahren und Gassensoren.
Das Teilvorhaben der Fraunhofer-Institute EMFT und ENAS fokussiert sich auf die Entwicklung neuer experimenteller Analyse- und Testmethoden sowie die Erstellung digitaler Zwillinge. Ziel ist es, Risiken zu identifizieren, die durch unvermeidliche Schwankungen in den Material- und Prozesseigenschaften in der Fertigung zu Fehlern und Frühausfällen führen können.
Um diese Fehler, die in der realen Fertigung glücklicherweise nur selten auftreten, realistisch zu untersuchen, werden in die Testkomponenten, die mit einem speziellen Solid-Liquid Interdiffusion (SLID)-Bonding-Verfahren gestapelt werden, absichtlich Fehler eingebracht. Forscher der Fraunhofer EMFT identifizieren, testen und analysieren diese Fehler, indem sie während eines speziellen Stresstests, dem sogenannten In-situ-HAST-Test, elektrische Daten der Chips erfassen. Zusätzlich zu den während des SLID-Bonding-Prozesses eingebrachten Fehlern untersucht das Team auch die Trennung der Chips durch Sägen. Dieser Online-Test simuliert den Langzeitbetrieb der Komponenten in einer beschleunigten Testumgebung und ermöglicht so genauere Vorhersagen zur Lebensdauer und Stabilität der Produkte.
Höhere Performance und Zuverlässigkeit von Chips und Chipstapeln
Ziel ist es, herauszufinden, wie der SLID-Prozess die Robustheit der Chips und Chipstapel beeinflusst. Die Bewertung der gesägten Chip-Stapel, die entweder gut oder mit absichtlichen Fehlern gesägt wurden, erfolgt gemeinsam mit dem Projektpartner Infineon. Dabei soll ermittelt werden, wie oft ein spezielles SLID-Bonding-Verfahren Fehler verursacht, welche die Robustheit einzelner Chips und Chipstapel beeinträchtigen.
Die im Projekt erzielte signifikante Steigerung der Performance und Zuverlässigkeit von Chips und Chip-Stapeln ist ein wichtiger Baustein, um die Wettbewerbsfähigkeit der deutschen Industrie – insbesondere in Kernbranchen wie der Automobilelektronik – nachhaltig und langfristig zu stärken.
Das Projekt wird durch das Bundesministerium für Wirtschaft und Energie (BMWE) unter dem Förderkennzeichen 13IK033F gefördert.