Schaltungsentwicklung für neuromorphe Hardware

Spiking Neural Networks halten ihr Versprechen nur, wenn die Hardware darunter für Spikes gebaut ist. Am Fraunhofer EMFT entwickeln wir integrierte Schaltungen und Entwurfsmethoden für neuromorphe Systeme, von Mixed-Signal-Prozessoren wie SENNA bis zu anwendungsspezifischen Spike Encoding Front-Ends, die physikalische Sensorsignale in Spike-Ströme übersetzen.

So entsteht eine durchgängige, energieeffiziente Verarbeitungskette vom Sensor bis zum Aktor, entworfen als ein System und nicht als Sammlung einzelner Blöcke.

Wie am Fraunhofer EMFT Schaltungen für für Neuromorphic Computing entwickelt werden (in Englisch)

SENNA - ein programmierbarer Prozessor für Spiking Neural Networks

SENNA bietet durch sein feldprogrammierbares Spiking-Neuron-Array (FPSNA) eine besondere Balance zwischen Leistungsfähigkeit und Vielseitigkeit. Das FPSNA verarbeitet eintreffende Spikes direkt und parallel.

Die Verbindungen zwischen den Neuronen werden vor dem Betrieb konfiguriert. Dadurch sind während der Spike-Weiterleitung weder Paket-Routing noch Speicherzugriffe erforderlich. Dies ermöglicht ein hochgradig vorhersehbares zeitliches Verhalten und eine sehr geringe Latenz vom Spike-Eingang bis zum Spike-Ausgang.

© Fraunhofer EMFT / Ferdinand Pscheidl
Block diagram der SENNA Architektur.

Die Architektur vereint:

Mixed-Signal-Leaky-Integrate-and-Fire-Neuronen,
digital konfigurierbare synaptische Gewichte,
eine leitungsvermittelte und feldprogrammierbare Routing-Struktur,
direkte parallele Spike-Schnittstellen,
On-Chip-Funktionen für Konfiguration, Test und Aufzeichnung,
eine skalierbare Digital-on-Top-Entwurfsmethodik.

© Fraunhofer EMFT / Ferdinand Pscheidl
Proof-of-Concept: SENNA Prelude mit 1024 Neuron FPSNA.

Die Architektur wird gemeinsam mit dem Fraunhofer IIS entwickelt und richtet sich an Systeme, bei denen zeitkontinuierliche Sensorsignale, ereignisgesteuerte Verarbeitung und deterministische Reaktionszeiten wichtiger sind als die reine Anzahl der Neuronen auf einem Chip.

Spike Encoding Front-Ends vom Signal zum Spike

Ein neuromorpher Prozessor ist dann am stärksten, wenn die Information schon effizient dargestellt ins System kommt. Unsere Spike Encoding Front-Ends ziehen anwendungsrelevante Merkmale direkt aus dem Sensorsignal und codieren sie als Spikes.

Statt jeden Abtastwert zu digitalisieren, zu speichern und zu verarbeiten, überträgt ein ereignisbasiertes Frontend nur relevante Änderungen, Schwellwerte, zeitliche Muster oder Signalmerkmale an das Netz. Das senkt Datenmenge, Wandlungsaufwand und Latenz.

Mögliche Frontend-Funktionen umfassen:

sensornahe analoge Merkmalsextraktion,
schwellenwert- und zeitbasierte Spike-Kodierung,
adaptive Verstärkungs- und Dynamikbereichsregelung,
zeitliche Filterung und Hüllkurvenextraktion,
Ereignisdetektion und Merkmalsauswahl,
Schnittstellen zu Fotodioden, MEMS, Radar-, Ultraschall- und weiteren Sensoren,
direkte Anbindung an die parallelen Spike-Schnittstellen von SENNA.

Herausforderungen im neuromorphen Schaltungsentwurf

Neuromorphe integrierte Schaltungen stellen Anforderungen, die klassische digitale oder analoge Entwurfsflüsse nicht abdecken.

Spikes als eigener Signaltyp

Pulsbreite, zeitliche Beziehungen und Reihenfolge müssen Streuungen über Prozess, Spannung und Temperatur überstehen.

Digital-on-Top mit asynchronen Blöcken

Automatisierte digitale Implementierung trifft auf Mixed-Signal-Neuronen und asynchrone Spike-Weiterleitung.

Custom Cells und zeitbewusste Schnittstellen

Phasensynchronisation, Spike-Erzeugung, Pulserkennung und Clock-Domain-Übergänge brauchen charakterisierte Zellen.

Große heterogene Routing-Strukturen

Erzeugung, Platzierung, Verdrahtung und Verifikation müssen mit tausenden Switchboxen und Speicherelementen mitwachsen.

Mixed-Signal-Modellierung

Verhaltensmodelle bringen analoge Neuronen, Spike-Pfade und digitale Steuerung vor der Fertigung in eine Simulation.

Neuronenmodelle fürs SNN-Training

Gewichtsstreuung, Schwellwertverhalten, Leckströme und Verzögerungen fließen ins hardwarenahe Training ein.

Spike-Codierung mit minimaler Leistung

Frontends bewahren die relevante Information trotz Sensorrauschen, Dynamikumfang und Umgebungseinflüssen.

Testbarkeit, Kalibrierung und Zuverlässigkeit

Eingebettete Testfunktionen, konfigurierbare Spike-Generatoren und Rekorder machen das Verhalten messbar.

Unsere Kompetenzen für neuromorphe Hardware

Das Fraunhofer EMFT verbindet Schaltungsentwurf, Systemtechnik und Sensorschnittstellen, vom Konzept bis zum validierten Prototyp.

Architektur und System-Co-Design

Wir verbinden Sensorschnittstellen, Spike-Encoder, Prozessoren und Aktorschnittstellen zu durchgängigen Systemen und leiten die Budgets für jeden Block ab.

Analog, Mixed-Signal und Digital

Stromsparende Analogschaltungen, Mixed-Signal-Verarbeitung, Custom-Digital-Design, Speicherstrukturen und schnelle Schnittstellen.

Entwurfsautomatisierung

Digital-on-Top-Implementierung, automatisiertes Place and Route, Timing-Analyse und Erzeugung heterogener Routing-Strukturen.

Modellierung und Verifikation

Modelle für Neuronen, Encoder und Schnittstellen, die Verifikation, Softwareentwicklung und hardwarenahes Training vor dem Silizium erlauben.

Front-Ends und Sensorschnittstellen

Stromsparende Front-Ends mit analoger Merkmalsextraktion, Ereigniserkennung und adaptiver Codierung, integriert mit Sensortechnologien.

Charakterisierung und Optimierung

Validierung im Labor, deren Messergebnisse zurück in Schaltungsmodelle, Trainingsmethoden und Systemarchitektur fließen.