Für heterogene 3D-Integration und Chip-in-Foil Packages werden extrem dünne Siliziumchips benötigt. Die technologische Fähigkeit, dünnes Silizium auf Waferlevel herzustellen, ist eine wichtige Grundlage dafür. Für die umfangreiche Prozessfolge der Dünnungstechnik ist an der Fraunhofer EMFT in München bestens ausgerüstet, so dass beliebig dünne Devices auf Waferlevel realisiert werden können. Anwendungsfelder für sehr dünne Halbleiter-Bausteine sind neben der 3D-IC Integration auch die flexible Elektronik für Sensorik am Körper und extrem flache Sensorsysteme für Zustandsüberwachung (predictive maintenance) von Anlagen, Maschinen oder Bauwerken.