Elektrostatische Entladung - ESD

Seit 30 Jahren beschäftigen sich Wissenschaftlerinnen und Wissenschaftler der Fraunhofer EMFT sowohl wissenschaftlich als auch in der konkreten industriellen Anwendung mit allen Aspekten des Themas Elektrostatische Entladungen ESD in der Mikroelektronik. Industriepartner aus aller Welt vertrauen daher auf die Kompetenz bei der effizienten Lösung von akuten Problemen, die Qualifikation auch von Bauelementen  mit speziellen Anforderungen und die Entwicklung von zuverlässigen ESD-Schutzkonzepten  für integrierte elektronische Schaltungen und Systeme SEED. Fraunhofer EMFT ist Mitglied des deutschen ESD-FORUM e.V. und der  Standardisierungsausschüsse ESD-Test der ESD Association. 

Elektrostatische Entladungen begegnen uns im Alltag oft häufiger als uns lieb ist – manchmal reicht eine scheinbar harmlose Berührung eines Türgriffs, um die unangenehmen Entladungen zu spüren. Verglichen mit elektronischen Systemen und Technologien reagiert der Mensch jedoch sehr unempfindlich, denn schon eine geringe Spannung kann vor allem bei High Speed Technologien schnell kleinere bis gravierende Schäden auslösen. Verstärkt wird diese Problematik noch durch den anhaltenden Trend der Miniaturisierung in der Mikroelektronik, was gleichzeitig zur Reduzierung der maximal zulässigen Entladungsspannung führt. Vor allem in der Umgebung einer automatisierten Produktion ist also ein verbesserter ESD-Schutz unbedingt erforderlich. Belastungsmodelle sollen dabei einzelne Bauteile auf ihre ESD-Festigkeit testen. Jedoch stoßen gebräuchliche Testmethoden im Hinblick auf ihre Genauigkeit und Reproduzierbarkeit schon jetzt an ihre Grenzen, so dass genauere Messmethoden notwendig werden.

Umfangreiche Test- und Messmöglichkeiten

Für die Bewertung und Verbesserung der Robustheit sowie die Reproduktion von Ausfällen  werden verschiedene ESD-Testmethoden (HBM, CDM, CC-TLP, 2Pin-Test, IEC  61000-4-2) und Charakterisierungsmethoden (VF-TLP, TLP und Solid State Pulser) eingesetzt und weiterentwickelt. Beispiele für Letzeres sind VF-TLP, CC-TLP und der modulare CDM-Tester M-CDM3, der auch zur Messung von Potentialverteilungen eingesetzt werden kann. Vergleichende Physikalische Analysen der Ausfallsignaturen vervollständigen das Angebot. Ein 3D-Portalscanner erlaubt die Untersuchung der Robustheit der Funktion einer bis etwa 30 cm großen Baugruppe gegenüber eingekoppelten und direkt injizierten Störsignalen sowie der Abstrahlcharakteristik. 

CC-TLP als verbesserte Messtechnik

Mit dem so genannten Capacitive Coupled Transmission Line Pulsing (CC-TLP) haben die Forschenden eine Messtechnik entwickelt und patentiert, die bei der Bauteilprüfung eine wesentlich höhere Genauigkeit und Reproduzierbarkeit als der gebräuchliche CDM (Charged Device Model) Test aufweist. Dies ist vor allem bei hochminiaturisierten Bausteinen mit sehr geringer ESD-Toleranz wichtig. Auf Systemebene sind die Expertinnen und Experten der Fraunhofer EMFT darauf spezialisiert, auch designbedingte Störeffekte aufzuspüren und geeignete Schutzkonzepte zu entwickeln.

Besonders nützlich ist auch die Möglichkeit, Schaltungen direkt auf einem Wafer testen zu können, so dass Schwächen im ESD-Schutz frühzeitig erkannt werden. Das CC-TLP Modell stellt also eine wertvolle Ergänzung zu standardisierten Messverfahren dar und kann in Zukunft sogar eine Alternative werden.

Charakterisierung von ESD-Schutzstrukturen

Im Auftrag verschiedener Industriekunden charakterisieren Forscherinnen der Fraunhofer EMFT ESD-Schutzstrukturen mit Hochstromimpulsen transient und quasi-statisch im automobilen Temperaturbereich. Auf Basis der Analyseergebnisse entwickeln die Experten leistungsfähige Schutzkonzepte für unterschiedliche Anwendungen und Anforderungen.

Für die Arbeiten kommen ein modernes vollausgebautes HPPI3011C TLP System in Verbindung mit einem 300 mm Cascade PA300 oder das neue HPPI ATS_8000A Flying Probe System in Verbindung mit dem Agilent 62 GHz Single Shot Oszilloskop DSOX96204Q zum Einsatz. Für Industriepartner u.a. aus den Bereichen Automobil und LED-Beleuchtung werden ESD/ EOS-induzierte Ausfallszenarien reproduzierbar nachgebildet, Belastungen messtechnisch bis in den Pikosekunden-Bereich erfasst und deren Robustheit systematisch gesteigert.

Kooperation mit der Industrie

Das Team der Fraunhofer EMFT hat den Grant des Educational Research Conseils 2016 der amerikanischen ESD Association Inc. zur Förderung herausragender industrierelevanter Forschung auf dem Gebiet der elektrostatischen Entladungen erhalten. Konkret wurde mit dem Preis eine Promotionsarbeit gefördert, die die Korrelation der an der Fraunhofer EMFT entwickelten Capacitively Transmission Line Pulsing Methode CC-TLP gegenüber dem von erheblicher Messunsicherheit gekennzeichneten Charged Device Model Test CDM untersucht. Getestet wurden modernste integrierte Schaltungen mit Gbit/s Datenraten.

Diese Kompetenzen im Bereich ESD Test- und Schutzstrukturen stehen für Ihre Anwendungsthemen an der Fraunhofer EMFT zur Verfügung, nehmen Sie Kontakt mit uns auf!