Chip Packaging für flexible Elektronik
ICON-Projekt CFP: Ultradünne Chip-Foliengehäuse unter 150 µm
Beispiel eines Chip Foil Packages. Im Projekt CFP werden neue Verfahren für die Herstellung ultradünner, flexibler Chipgehäuse entwickelt.
Im Projekt CFP entwickeln das Fraunhofer EMFT, das Fraunhofer IZM und die Yamagata University neuartige Chip-Foliengehäuse für flexible Elektronik. Gemeinsam erarbeiten sie Materialien, Verbindungstechniken und eine durchgängige Prozesskette, um elektronische Funktionen zuverlässig in weiche, gekrümmte oder flexible Oberflächen zu integrieren. Ziel sind weniger als 150 Mikrometer dünne Chip Foil Packages, die sich ressourceneffizient in großen Stückzahlen fertigen und in Medizin, Industrie, Mobilität und weiteren Anwendungsfeldern einsetzen lassen.
mehr Info